近日频传SpaceX进军PLP面板级先进封装领域的消息引发市场猜测，这一举措预示着它将面对台积电、英特尔等半导体巨头的竞争。SpaceX或将计划建立一个规模庞大的700×700毫米封装产线，这在市场上是目前所知的最大尺寸。此举若经证实无疑为半导体封装行业注入了一剂强心针，也表明了其在高科技产业更深层次的布局意图。SpaceX此次步入面板级封装产业，意味着将投入大量资源进行研发，对于相关设备供应链企业如钛升、印能科技、亚智等将是一大机遇，有望从SpaceX的产业链扩张中获得巨大的商机和增长动力，共同推动半导体封装技术向更广阔的应用领域扩展。
FOPLP，“化圆为方”
FOWLP是基于晶圆来进行封装，晶圆的形状就像一个圆盘。由于是圆形，在边缘部分会有一些空间难以像方形那样充分利用，相对来说可放置芯片的面积就小一些。
FOPLP使用方形的面板作为基板，尺寸比较大，就像用一个大的方形板子来做封装。这种大尺寸的方形基板可利用的面积大，相比同样尺寸的晶圆，能放置更多的芯片。
业界分析指出，SpaceX 采用的扇出型面板级封装（FOPLP）技术，能够整合更多不同晶片直接在面板上进行重布线层（RDL）。相比之下，这一技术的产品线距多在15微米以上，尺寸明显大于市场上常见的各种规格尺寸（如510X515、600X600以及310X310）。马斯克一直倾向于掌控自主技术，正如他在特斯拉（TSLA-US）采用自行开发的TPAK封装技术一样，该技术已在电动车中得到应用并推进至新一代产品。通过升级封装技术，不仅减少了散热问题，还实现了性能提升与体积缩减。这一套自主创新的理念，也被SpaceX所借鉴和实施。
据了解，美国低轨卫星制造巨头原本依赖欧洲的IDM企业进行外包生产，但近期有变动，公司计划与新加坡商签订授权协议，目的是在美国本土建立自己的面板级封装生产线。这一战略调整不仅符合当前美国政府推崇的“美国制造”政策，将卫星射频晶片、电源管理晶片等关键部件进行集成封装，更重要是通过自主掌握封装技术，这将大幅增强公司在卫星系统领域的垂直整合能力。
行业巨头竞相加码FOPLP发展促进产业化进程
【三星】已经在部署用于先进节点的FOPLP方面取得了重大进展，其用于可穿戴设备的芯片Exynos W920处理器采用了5nm EUV技术和FOPLP，去年7月发布的Exynos W1000创新采用了FOPLP和ePoP封装技术。而在去年12月据韩媒报道，三星电子考虑直接由公司自身对用于FOPLP工艺的半导体玻璃基板进行投资，以在先进封装方面提升同台积电竞争的实力。目前在三星系财团内部，三星电机正从事玻璃基板开发，已完成试产线建设，目标2026-2027年进入商业化大规律量产阶段。
【超威半导体/谷歌】在芯片封装技术的革新领域，谷歌率先采用三星的FOPLP技术于其Tensor G4芯片，以此提升性能与效率。同时，AMD与英伟达正联合台积电和OSAT的先进封装技术，探索在下一代芯片中融入FOPLP。这种从晶圆级向面板级2.5D封装的演进，尤其对AI GPU与多芯片�？榈母蠓庾俺叽缦缘糜任丶�。此外，OSAT公司如日月光半导体及力成科技也开始将FOPLP技术应用于成本敏感的电源IC和RF IC市�。瓜至苏庖患际醯墓惴河τ们绷Α�
【台积电】有报道称，台积电正在开发一种用于FOPLP的515毫米×510毫米矩形基板，与传统的12英寸圆形晶圆相比，这种基板的可用面积可增加三倍，目标锁定英伟达AI GPU的2.5D/3D封装。
【群创/意法半导体】Tom Hsu表示：“群创和意法半导体从授权商处采用了FOPLP工艺封装，能够通过FOPLP在传统节点上获利。这种商业模式在2023-2024年出现，并可能在未来几年扩大。TrendForce预计，从2026-2027年开始，FOPLP将在先进节点上得到更广泛应用，因为使用FOWLP封装具有更大芯片尺寸的AI芯片不再具有经济效益。”
面板级封装FOPLP在高吞吐量应用中较扇出型晶圆级封装实现20%-30%成本优势，源于面板面积倍增带来的单位产能提升。
“从器件封装的角度来看，FOPLP最初专注于尝试通过在大型方形面板格式（而不是标准的圆形300毫米格式）上同时处理更多单元，使相对低复杂度、低成本的封装更便宜。”安靠科技晶圆服务业务部高级副总裁Doug Scott说道，“这使得扇出面板尺寸可以超过600毫米×600毫米，用于器件封装。然而，随着FOPLP越来越针对高度复杂、非常昂贵的封装，由于精确的设备放置/可用性和分辨率规格，它可能会将面板尺寸推至600毫米×600毫米以下。”
FOPLP凭借成本低、易扩展和集成简便三大优势，已成为中低端芯片大规模生产的优选方案。该技术通过在紧凑结构中集成多颗成熟制程芯片，显著降低了单位封装成本。随着行业向先进制程封装演进，FOPLP正逐步展现替代潜力。
其核心价值体现在大尺寸面板的高效利用：使用标准化的面板尺寸可同时封装更多芯片，既能兼容不同材料和尺寸需求，又能提升生产效率和良率，最终降低大批量生产的综合成本。但在实际应用中面临三重制约：初期设备投资高企、配套供应链尚未完善，以及大尺寸面板加工时可能出现的良率波动问题。这些因素可能削弱抵消其成本优势，特别是在小批量或高精度要求的应用场景中。
扇出面板级封装有望重构未来先进半导体封装领域的技术范式与产业格局
在人工智能、5G通信及高性能计算等前沿技术领域持续推动集成密度升级与成本效益优化的背景下，扇出型面板级封装（FOPLP）技术正成为突破传统晶圆级封装物理限制与经济效益瓶颈的重要演进方向。然而，要实现其规模化应用，必须突破大面板翘曲控制、高精度对准及工艺均匀性优化等关键技术瓶颈。当前产业生态面临的核心制约在于标准化体系的缺失，行业范围内尚未形成统一的面板尺寸规范与设计规则框架，这种碎片化格局不仅显著抬升了供应链适配成本，更导致跨平台技术整合难度呈指数级增长。
在此背景下，推动标准化进程及深化产业协作将成为决定FOPLP能否实现大规模商业化部署的核心战略要素。国际半导体产业协会（SEMI）发起的3D20等标准化项目正着力构建面板物理特性、接口规范与测试方法的技术基准，旨在提升设备平台的通用兼容性。另一方面，封测服务商（OSAT）、先进材料开发商与EDA工具供应商亟需建立深度协同机制，通过联合开发多物理场协同设计平台，优化从材料选型、布线架构到工艺参数的全流程可制造性设计（DFM），从而有效缩短产品迭代周期，突破良率提升瓶颈。只有通过全产业链的系统性技术整合，方能为FOPLP技术突破现有产业化壁垒提供持久动能。
